# PATENT ABSTRACTS OF JAPAN

(11) Publication number:

09-261212

(43) Date of publication of application: 03.10.1997

(51) Int. CI.

H04L 7/033 H03L 7/06 H04L 25/40

(21) Application number: 08-062944

(71) Applicant: FUJITSU LTD

(22) Date of filing:


19, 03, 1996

(72) Inventor: SHIOZU SHINICHI

# (54) CLOCK EXTRACTING DEVICE

## (57) Abstract:

PROBLEM TO BE SOLVED: To adequately execute the re-timing processing of input data by judging the phase of an input signanl based on a specified secondary clock and adjusting a phase based on the third clock selected from the second clock. SOLUTION: A multi-phase clock generating circuit 20 generates plural clocks CLK1-CLK8 based on a frequency dividing clock CLK 1 from a PLL circuit 10 and a data edge detecting circuit 30 detects the rising/falling timing edges of input data so as to generate a pulse (e) at every timing cycle. An optimum phase judging circuit 40 counts the number of reference clocks betwewen the pulses (e) and outputs setting informamtion of a required position in input data and an optimum phase selecting circuit 50 selects an optimum phase clock from the clocks CLK1-CLK8 based on the information. A data re-timing circuit 70 adjusts the phase of delay data outputted from a timing



adjusting circuit 60 based on the optimum phase clock and outputs an extraction clock CLK9 and extraction data.

#### LEGAL STATUS

[Date of request for examination] [Date of sending the examiner's decision of rejection] [Kind of final disposal of application other than the examiner's decision of rejection or application converted registration] [Date of final disposal for application] [Patent number]
[Date of registration]
[Number of appeal against examiner's decision of rejection]
[Date of requesting appeal against examiner's decision of rejection]
[Date of extinction of right]

Copyright (C); 1998, 2000 Japan Patent Office



## (19)日本国特許庁(J P)

# (12) 公開特許公報(A)

# (II)特許出歐公開 号 特開平9-261212

(43)公開日 平成9年(1997)10月3日


鐵別記号	庁内整理番号	F I 技術表示物				格次示值所
		H04L	7/02	:	В	
		25/40		C		
		HOSL	7/06	•	A	
		· 经查替	欠請未 才	請求項の数1	OL	(全 11 頁)
<b>特顯平8-82944</b>		(71) 出鍵/				
平成8年(1996)3月19日			神奈川		上小田中	4丁目1番
		(72) 雞明報	神奈川	<b>泉川崎市中原区</b> .	上小田中	1015番地
		(74)代理				
		<b>特取平8-82944</b>	H 0 4 L H 0 3 L 等支酬3 特駆平8 - 62944 平成8年(1996)3月19日 (72)発明者	# 0 4 L 7/02 25/40 H 0 3 L 7/06 学会開求 未請求 未請求 未請求 未請求 未請求 未請求 未請求 (71) 出軍人 0000052 富士丞 神奈川 1号 (72) 発明者 塩井 3 神奈川 富士巫 2010 第1 第1 日 1 日 1 日 1 日 1 日 1 日 1 日 1 日 1 日	H 0 4 L 7/02 25/40 H 0 3 L 7/06 接交請求 未請求 請求項の数 1 接交請求 未請求 請求項の数 1 (71) 出軍人 000005223 富士選株式会社 神奈川県川崎市中原区 1 号 (72) 発明者 塩井 真一	H 0 4 L 7/02 B 25/40 C H 0 3 L 7/06 A  参支請求 未請求 請求項の数 1 O L  特願平8-82944 (71) 出版人 000005223 富士通株式会社  平成8年(1996) 3 月19日 特奈川県川崎市中原区上小田中 1号 (72) 発明者 塩津 真一 神奈川県川崎市中原区上小田中 富士温株式会社内

#### (54) 【発明の名称】 クロック抽出回路

#### (57)【要約】

【課題】 ディレイゲートを利用したクロック抽出回路において、使用温度や電源電圧等の変動による抽出クロックのタイミング変動を抑制し、もって入力データのリタイミング処理を的確に行うことができるクロック抽出回路を提供することを課題とする。

【解決手段】 データ・リタイミング調整回路は、所定の位相を有する複数のクロックを生成する多位相クロック生成回路と、入力データのタイミングエッジを検出するデータ・エッジ検出回路と、データ・エッジ間の基準クロック数をカウントし、入力データの中央を設定する最適位相判定回路と、最適位相クロックを選択する最適位相選択回路と、最適位相クロックを関係の遅延を入力データに付加するタイミング調整回路と、最適位相クロックに基づいて遅延された入力データの位相調整を行なうデータ・リタイミング回路とから構成される。



(2)

## 【特許請求の範囲】

【請求項1】入力信号との位相が比較され、該位相の誤 **弟に比例した誤差電圧に基づいて前記入力信号に同期し** た間波数有する基準クロックを生成する位相同期手段 と、該基準クロックから所定の遅延を有する抽出クロッ クと、前記基準クロックに基づいて前記入力信号のタイ ミングを調整制御したリタイミング信号とを出力するリ タイミング調整手段とを具備するクロック抽出回路にお

前記リタイミング調整手段が、前記基準クロックに基づ いて所定の位相を持つ複数の2次クロックを生成する多 位相クロック生成手段と、前記2次クロックに基づいて 前記入力信号の立上りおよび立下りエッジを検出するデ ータ・エッジ検出手段と、前記基準クロックおよび前記 データ・エッジ検出手段により検出された入力信号のエ ッジに基づいて前記入力信号の位相を判定する位相判定 手段と、前記位相判定手段からの判定結果に基づいて、 前記複数の2次クロックから前記入力信号の位相調整に 用いるクロックを選択し、3次クロックとして出力する 位相選択手段と、前記基準クロックから前記3次クロッ クを生成する際の遅延時間を前記入力信号に反映するタ イミング銅整手段と、前記タイミング調整手段により所 定の遅延時間を付加された前記入力倡号を、前記3次ク ロックに基づいて位相調整するリタイミング手段と、を 有することを特徴とするクロック抽出回路。

## 【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、クロック抽出回路 に関し、特に入力されたデータを抽出したクロックでリ タイミング処理する際、入力データとクロックの位相を 最適化し、タイミングのずれを抑制するクロック抽出即 路に関する。

#### [0002]

[從来の技術] 入力データからクロック抽出し、入力デ ータと一致する周波数および位相のクロックを生成する 位相同期回路 (phase locked loop: PLL回路) 专利 用したクロック抽出回路の例は、たとえば特開平2-1 23566号公報あるいは特開平7-46231号公報 等に示されている。

【0003】図11に従来一般的に用いられているクロ ック抽出回路の構成を示す。図に示すように、入力デー タDioは、PLL回路10およびデータ・リタイミング 国路70に共通に入力される。PLL回路10に入力さ れた入力データDinは、位相比較器11おいて、鉄準ク ロックCLKVと位相の比較が行なわれ、位相の誤差に 比例した電圧fueおよびfeemが出力され、この電圧に よりチャージボンプ12の出力が制御される。チャージ ポンプ12から出力された誤差電圧は、低域フィルタ1 ろにより周波数帯域を制限された後、電圧制御発振器 (VCO) 14の制御端子に入力される。VCO14

は、制御入力に基づいて、入力データDiaとVCO14 の発信周波数差および位相差を低減する方向に基準クロ ックCLKVを制御する。このようにして、PLL回路 10に入力されたデジタル信号(入力データDin)から 基準クロックCLKVが生成される。

【0004】一方、データ・リタイミング回路70に入 力された入力データDsnは、PLL回路10により生成 された基準クロックCLKVに基づいて、位相調整が行 なわれ、抽出データDoutおよび抽出クロックCLK9 が出力される。ここで、PLL回路10の位相比較回路 11の構成を説明すると、入力データDinは、遅延回路 (ディレイゲート) 11aにより一定の返延時間deray 1が付加され、本来の入力データ Din とともに、排他的 NOR回路 (EXNOR) 11bに入力される。EXN OR11bの出力aは、基準クロックCLKVとともに NOR回路(NOR) 11cに入力される一方、NOT 回路(インパータ)11eにより反転された基準クロッ クCLKVとともに、NOR11dにも入力される。こ れらのNOR11c、11dは、入力データDinと表体 クロックCLKVとの位相誤差に比例した電圧fugおよ びfdoonを出力する。

【0005】次に、データ・リタイミング回路70の精 成を説明すると、PLL回路10により生成された基準 クロックCLKVはディレイゲート70bにより一定の 遅延時間delay4が付加され、リタイミング用クロック bとしてフリップフロップ(FF)70aのC端子に入 力される。また入力データDiaは、FF70aのD端子 に入力される。そのため、FF70aの出力Qからは、 リタイミング用クロックbに基づいて位相調整された入 カデータDinが抽出データDout として出力される。基 準クロックCLKVに逐延時間deray4が付加されたリ タイミング用クロックbは、インパータ80により反転 され、抽出クロックCLK9として出力される。

【0006】このようなクロック抽出回路1におけるタ イミングチャートを図12に示す。時刻Tを一周期とす る入力データDinを入力とするEXNOR11bにより 入力データDinの立上り/立下りのデータ・エッジが検 出されるとともに、ディレイゲート11aにより遅延時 間delay 1が、出力なに反映される。つまり、PLL回 路10により生成された基準クロックCLKVは、論理 回路をはじめとする種々の遅延要素により遅延時間を必 然的に有することとなる。そのため、リタイミング用ク ロック(抽出クロックの反転信号) b により入力データ Dinの位相調整を行うデータ・リタイミング回路70に おいて、入力データDinに対し、たとえばデータの中央 (1/2T)で立上り動作を行うようにディレイゲート 70bを設けて基準クロックCLKVに選延時間delay 4を付加して、入力データDiaと所定のタイミングを設 定し、位相調益を施した抽出データDoutを得ていた。 【0007】すなわち、従来のクロック抽出回路におい

ては、データ・リタイミング回路70による入力データ Diaの位相調整に際し、入力データDiaとリタイミング 用クロックもの位相を含わせるために、入力データDia 経路あるいはクロック経路にディレイゲートを設けて、 入力データの中央にリタイミング用クロックもの立上り タイミングが設定されるように調整していた。

【発明が解決しようとする課題】上述したクロック抽出 回路1のPLL回路10においては、位相比較器11で の入力データDiaの立上り/立下りエッジの検出のた め、あるいはデータ・リタイミング回路の基準クロック CLKVへの遅延時間付加のためにディレイゲート11 aおよび70bが設けられているが、一般にディレイゲ 一トは、周辺温度、電源電圧等の変動に影響されやす く、またPLL回路10と同等の遅延能力を有するディ レイゲート70bをデータ・リタイミング回路70に設 置していたため、前述の変動要因に対して同等の誤差を 生じることとなり、基準クロックCLKVのタイミング の変動幅が拡大して、所望のタイミング位置での入力デ ―タの位格調整ができなくなる問題があった。特に入力 データにジッタが多い場合には、前述したタイミングの ずれがエラーの原因となり、クロック抽出回路を使用し た機器の動作不良が深刻となる問題があった。

【0009】本発明の目的は、ディレイゲートを利用したクロック抽出回路において、使用温度や電源電圧等の変動による抽出クロックのタイミング変動を抑制し、もって入力データのリタイミング処理を的確に行うことができるクロック抽出回路を提供することにある。特に、入力データの所望の位置、たとえば中央(1/2T)に抽出クロックの立上りタイミングを確実に設定して入力データの最適なリタイミング処理を行うことにより、エラーの発生を抑制することを目的とする。

#### [0010]

【課題を解決するための手段】上記の目的を達成するた めに、請求項1記載の発明は、入力信号との位相が比較 され、該位相の誤差に比例した誤差電圧に基づいて前記 入力信号に同期した周波数有する基準クロックを生成す る位相同期手段と、該基準クロックから所定の選延を有 する抽出クロックと、前記基準クロックに基づいて前記 入力信号のタイミングを調査制御したリタイミング信号 とを出力するリタイミング調整手段とを具備するクロッ ク抽出回路において、前記リタイミング調整手段が、前 記基準クロックに基づいて所定の位相を持つ複数の2次 クロックを生成する多位相クロック生成手段と、前記2 次クロックに基づいて前記入力信号の立上りおよび立下 りエッジを検出するデータ・エッジ検出手段と、前記基 進クロックおよび節記データ・エッジ検出手段により検 出された入力信号のエッジに基づいて前記入力信号の位 相を判定する位相判定手段と、前記位相判定手段からの 判定結果に基づいて、前記複数の2次クロックから前記 入力信号の位相調整に用いるクロックを選択し、3次クロックとして出力する位相選択手段と、前記基準クロックから前記3次クロックを生成する際の遅延時間を前記入力信号に反映するタイミング調整手段と、前記タイミング調整手段により所定の遅延時間を付加された前記入力信号を、前記3次クロックに基づいて位相調整するリタイミング手段と、を有して構成される。

【0011】このような構成により本発明のクロック抽出回路は、位相同期手段により入力信号(入力データ)から生成された基準クロックに基づいて、多位相クロック生成手段における異なる位相の複数の2次クロックの生成、またデータ・エッジ検出手段における入力信号のエッジの検出およびタイミング周期毎のパルスの発生が東行され、位相判定手段により入力データの1周期毎の基準クロック数がカウントされ、カウント値の1/2、すなわち入力データの中央位置に担当する位相の2次クの設定人の設定し、位相起択手段によりデータの中央位置に相当する位相の2次クク(最適位相クロック)を選択する。タイミング調整手段により上記の最適位相クロックの設定処理により上記の最適位相クロックに基づいて入力データの位相調整処理が施される。

## [0012]

【発明の実施の形態】以下に、本発明の翻求項1に係るクロック抽出回路について図を示して詳しく説明する。図1に本発明のクロック抽出回路の基本構成を示す。図1において、PLL回路(位相同期手段)10に入力される入力データDinは、位相比較器11、チャージボンプ12、低域フィルタ13および電圧制御発振器(VCO)14を介して源発振である基準クロックCLKVが生成される。基準クロックCLKVが生成される。基準クロックCLKVが1として供給される。ここで、分周器15は、基準クロックCLKVを1/n分周するものであり、本実施例では1/8分周を行うものとする。

【0013】データ・リタイミング調整回路(リタイミング調整手段)100は、PLL回路10により生成された分周クロックCLK1に基づいて、所望の位相を生成する複数(8個)のクロックCLK1~CLK8を生成する多位相クロック生成回路(多位相クロック生成可路(少位相クロック生成可路(少位相クロック生成可路(少位相クロック生成可路(ジータ・エッジ検出可路(データ・エッジ検出でルスを受ける。アータ・エッジ検出では、アータ・エッジ検出がルスを関いると、データ・エッジ検出がルスを関いる。アータ・エッジ検出がルスを関いたと、アータ・エッジ検出がルスを関いたとえば中央(カウントし、入力データの所が立つでは、たとえば中央(カウント値の1/2)を設定する設定情報を1~82を出力する最適位相判定回路(位相判定呼段)40と、設定情報を1~82に基づいて入力データDinの所望の位置に相当する最適位相クロック(リタイミング用クロック)トをクロックCLK1~CLK8

(4)

から選択する最適位相選択回路(位相選択手段)50 と、上記最適位相クロックトの設定処理過程で生じる遅延時間相当の遅延を入力データDinに付加し、遅延データ1を出力するタイミング調整回路(タイミング調整手段)60と、最適位相クロックトに基づいて遅延データ1の位相調整を行ない、抽出クロックCLK9および抽出クロックCLK9に同期した抽出データDinを出力するデータ・リタイミング回路(リタイミング手段)70とから概成される。

【0014】次に、本実施例のクロック抽出回路の各構成について、具体的な回路構成例を示し、タイミングチャートにより動作を説明する。

## (1) PLL回路

本実施例に示したPLL回路10は、図11に示した構成と同等であり、このような構成により入力データDisに同期した基準クロックCLKV(源発派)がVCO14から出力される。本発明においては、基準クロックCLKVを分刷器15により1/8分周した分周クロックCLK1を位相比較器11に比較クロックとして入力し、入力データDisとの位相比較が行なわれる。

【0015】そのため、図2のタイミングチャートに示すように、分周器15により分周クロックCLK1の立上りタイミングを調整(矢印)することにより、位相比較器11から出力される位相誤差に相当する電圧 fun および face の面積比を変化させることができるため、チャージボンプ12の出力を適切に制御することができる。ここで、クロック抽出処理の前提として、入力データ Diaに周期下で切り替わる "1"、"0"の繰り返しパターンを入力する必要がある。

## 〔2〕多位相クロック生成回路

多位相クロック生成回路20は、図3に示すように、P しし回路10により生成された分周クロックCLK1を 入力とし、7段のディレイゲート20a~201により 所定の遅延を付加し、位相の異なる複数のクロックCL K2~CLK8を出力する。

【0016】図4のタイミングチャートに示すように、ディレイゲート20a~20fが有する遅延時間delay 3により、各ディレイゲートの出力から取り出されるクロックCLK2~CLK8は各々delay3の位相差で生成される。ディレイゲート20a~20fにより付加される遅延時間delay3の設定は小さいほど、また生成される多位相クロックの数が多いほど、後述するデータ・リタイミング処理の際、入力データDiaの中央にクロックの立上りタイミングをより正確に設定することができる。

## [3] データ・エッジ検出回路

データ・エッジ検出回路30は、図4に示すように、入力データDinに選延時間delay2を付加し、遅延データ Dとして出力するディレイゲート30aと、遅延データ DをD端子入力とし、分間クロックCLK1をC端子入 カとするフリップフロップ(FF)30 bと、遅延データDをD端子入力とし、多位相クロック生成回路20により出力されるクロックCLK2をC端子入力とするFF30 cと、FF30 bおよび30cのQ出力D1およびD2を入力とし、排他的NOR論理をを出力するEXNOR30 dから構成される。ここで、ディレイゲート30 aが付加する遅延時間delay2は、上述のPLL回路10で与えられる遅延よりも大きく設定される。

【0017】このような構成により、図5のタイミングチャートに示すように、入力データDinに対しdelay2の遅延時間が付加された遅延データがFF30bにおいてクロックCLK1のタイミングで保持されてQ出力D1が得られ、またFF30cにおいてクロックCLK2のタイミングで保持されてQ出力D2が得られる。次いで、これらの出力D1およびD2の排他的NOR論理によりデータ・エッジを示すバルス出力。が出力される。

## (4)最適位相判定回路

最適位相判定回路40は、図6に示すように、データ・エッジ検出回路30から出力されるパルス出力をがS端子に共通に入力され、基準クロックCLKVがC端子に入力され、またQ\*出力(Q\*;Qの反転出力とする)の反転信号1,かり端子に入力されたFF40aと前段のFFのQ出力がC端子に入力されたFF40b~40dからなる第1のフリップフロップ群と、パルス出力をがC端子に共通に入力され、FF40b~40dのQ\*出力の反転信号51~53を各々D端子入力とし、またQ\*出力の反転信号51~53を各々D端子入力とし、またQ\*出力の反転信号51~53を各々D端子入力として出力するFF40e~40gからなる第2のフリップフロップ群とから構成される。

【0018】このような構成により、図7のタイミングチャートに示すように、データ・エッジ検出回路30から出力される第1のパルス出力e」から第2のパルス出力e」同をカウント類間として、基準クロックCLKVのクロック数を第1のフリップフロップ群により計測する。このカウント値fi~fiは、第2のフリップフロップ群により1/2倍、すなわち入力データDiaの中央の位置(1/2T)に相当する位相判定情報5i<sup>21</sup> 〇"、52="0"、52="1"として出力する。

## (5)最適位相選択回路

最適位相選択回路50は、図8に示すように、最適位相判定回路40から出力される位相判定情報81を共通のS端子入力とし、クロックCLK1およびCLK2を各々D1およびD2端子入力とするMUX論理回路(MUX)50aと、同様にクロックCLK3およびCLK4を各々D1およびD2端子入力とするMUX50bと、クロックCLK5およびCLK6を各々D1およびD2端子入力とするMUX50cと、クロックCLK7およびCLK8を各々D1およびD2端子入力とするMUX50cと、クロックCLK7およびCLK8を各々D1およびD2端子入力とするMUX50dとからなる第1のMUX群と、位相判定情報81

特別平9-261212

(5)

を共通のS端子入力とし、MUX50aおよびMUX50bのQ出力を各々D1およびD2端子入力とするMUX50eと、MUX50cおよびMUX50dのQ出力を各々D1およびD2端子入力とするMUX50fとからなる第2のMUX群と、位相判定情報をよる場子入力とし、MUX50eおよびMUX50fのQ出力を各々D1およびD2端子入力とし、Q出力を最適位相クロック力として出力するMUX50g(第3のMUX

(群))から構成される。ここで、MUX論理は、S端子入力が"0"の時D1端子入力がQ出力に反映され、S端子入力が"1"の時D2端子入力がQ出力に反映されるものである。

【0019】このような構成により、図7および図10 のタイミングチャートに示すように、入力データDinの データ・エッジを示すパルス出力。により設定されるカ ウント期間中の場合、最適位相判定回路40から出力さ れる位相判定情報は、B1="1"、B1="1"、B3 ="1"であり、MUX50a~gは全てS端子に" 1" が入力される。そのため、出力されるクロック h は、図8の点線ののようにクロックCLK8が選択され る。次にカウント期間終了後の場合、最適位相判定回路 4 Qから出力される位相判定情報は、81="O"、82 =" 0" 、g<sub>3</sub>=" 1" となり、MUX50a~fのS 端子に"0"が入力される。そのため、出力されるクロ ックhは、図8の点線②のようにクロックCLK5が選 択される。ここで、最適位相クロックトの選択において は、図10に示すように、第1、第2および第3のMU X群により、クロックCLK5およびCLK8には、M UX3段分の遅延が付加される。

#### 〔6〕タイミング調整回路

タイミング調整回路60は、図9に示すように、データ・エッジ検出回路30により出力される遅延データDをD1端子入力とし、S端子が接地されたMUX60aと、MUX60aのQ出力をD1端子入力とし、S端子が接地されたMUX60bと、MUX60bのQ出力をD1端子入力とし、S端子が接地され、Q出力をリタイミング用データ1として出力するMUX60cとから構成される。

(0020) このような構成により、図10のタイミングチャートに示すように、遅延データDには、前述した最適位相選択国路50において最適位相クロックトに付加された遅延と同等の遅延(MUX3段分)が付加され、買いの遅延が打ち消される。

## [7] データ・リタイミング回路

データ・リタイミング回路70は、図9に示すように、最適位相選択回路50から出力される最適位相クロックれをC端子入力とし、タイミング調整回路60から出力されるリタイミング用データ1をD端子入力とし、Q出力を抽出データDoutとして出力するFF70aにより構成される。また最適位相クロックれば、インバータ8

Oにより反転され抽出クロックCLK9として出力される。

(0021)このような構成により、図10のタイミングチャートに示すように、リタイミング用データiはデータの中央(1/2T)に立上りタイミングを持つ最適位相クロックh(CLK5)により位相が調整され、抽出データDoutとして出力される。以後、抽出クロックCLK9(最適位相クロックの反転信号)の位相と一致した抽出データDoutが得られる。

【0022】このように、PLL回路10により生成さ れた基準クロックCLKVおよび分周クロックCLK1 に基づいて、多位相クロック生成回路20、データ・エ ッジ棟出回路30、最適位相判定回路40および最適位 相選択回路50により、入力データDinのリタイミング 処理に最適な位相を有するクロックを抽出し、次いで最 適位相クロックに基づいて、タイミング調査回路60お よびデータ・リタイミング回路70により、入力データ Diaのリタイミング処理を行なうことができる。ここ で、最適位相クロックの生成の際に、選択対象となる多 位相クロックをPLL回路10の遅延よりも小さいディ レイゲートを用いて生成しているため、周辺温度や電源 **電圧等の変動要因に対して、抽出クロックの変動量を小** さく抑え、入力データDinの所定の位置に立上りタイミ ングを設定することができるため、データの位相調験を 良好に実施することができる。

【0023】上述した実施例におけるデータ・リタイミング調整制御は、一連のクロックの抽出処理、入力データDinで"1"、"0"の繰り返しパターンを入力する手法を示したが、所定問題ごとにこのような繰り返しパターンを入力することにより、あるいは繰り返しパターンが入力されることにより自動的に実行するように構成することにより、最適位相のクロックが特度良く選択され、エラー抑制効果を向上させることができる。

【0024】なお、本実施例における多位相クロック生成のためのディレイゲートの投数、基準クロックCLK Vのクロック数のカウントおよびデータの所定位置設定のためのFFの段数、また最適位相のクロックを選択するためのMUXの段数は、基準クロックを分周する分周器(1/n)15の設定に応じて適切に決定される。

#### [0025]

【発明の効果】以上説明したように、本発明のクロック 抽出回路によれば、周辺温度、電波電圧の変勢に影響されることなく、入力データのタイミングの中央にクロック信号の立上りタイミングを的確に設定することができるため、ジッタの多いデータが入力してもリタイミング時のエラーの発生を抑制することができる。

#### 【図面の簡単な説明】

【図1】本発明に係るクロック抽出回路の基本構成を示す図である。

(6)

【図2】本発明に適用される位相同期回路におけるタイミングチャートを示す図である。

【図3】本発明に適用されるデータ・エッジ検出回路および多位相クロック生成回路の一例を示す図である。

【図4】本発明に適用される多位相クロック生成回路に おけるタイミングチャートを示す図である。

【図5】本発明に適用されるデータ・エッジ検出回路に おけるタイミングチャートを示す図である。

【図6】本発明に適用される最適位相判定回路の一例を示す図である。

【図7】本発明に適用される最適位相判定回路における タイミングチャートを示す図である。

【図8】本発明に適用される最適位相選択回路の一例を 示す図である。

【図9】本発明に適用されるタイミング調査回路および データ・リタイミング回路の一例を示す図である。

【図10】本発明に適用される最適位相選択回路、タイミング調整回路およびデータ・リタイミング回路におけるタイミングチャートを示す図である。

【図11】 従来のクロック抽出回路の構成を示す図である。

【図12】従来のクロック抽出回路におけるタイミング チャートを示す図である。

#### 【符号の説明】

- 1 クロック抽出回路
- 10 位相同期回路 (PLL回路: 位相同期手段)
- 11 位相比較器
- 11a 遅延ゲート
- 11b 排他的NOR回路(EXNOR)
- 11c, 11d NOR回路
- 11e NOT回路(インパータ)
- 12 チャージボンプ
- 13 低域フィルタ
- 14 電圧制御発振器(VGO)
- 15 分周器
- 20 多位相クロック生成回路(多位相クロック生

#### 成手段)

30 データ・エッジ検出回路(データ・エッジ検


#### 出手段)

- 40 最適位相判定回路(位相判定手段)
- 50 最適位相選択回路(位相選択手段)
- 60 タイミング調整回路(タイミング調整手段)
- 70 データ・リタイミング回路(データ・リタイ

#### ・ミング手段)


- 80 NOT回路 (インパータ)
- 100 データ・リタイミング調整回路

#### [図]]



特関平9-261212


[图2]



[図3]


(7)

## 本発明に適用されるデータ・エッジ検出回路および 多位相クロック生成回路の一例を示す図



[四9]


本発明に適用されるタイミング協定回路および データ・リタイミング図路の一例を示す図



(8)

【図4】


[图8]




【短5】

[図6] 本発明に適用される最適位相判定回路の一例を示す図

(9)



[37]




(10)


特開平9-261212

[図10]

本発明に選用される最適位相選択回路、タイミング調整回路および テータ・リタイミング調整回路におけるタイミングチャート



(図11)




(11)

特開平9-261212

[图12]





----